6月6日消息，據(jù)英特爾方面消息，其在產(chǎn)品級(jí)測(cè)試芯片上實(shí)現(xiàn)背面供電（backside power delivery）技術(shù)，以滿足邁向下一個(gè)計(jì)算時(shí)代的性能需求。

據(jù)介紹，作為英特爾的背面供電解決方案，PowerVia將于2024年上半年在Intel 20A制程節(jié)點(diǎn)上推出。通過將電源線移至晶圓背面，PowerVia解決了芯片單位面積微縮中日益嚴(yán)重的互連瓶頸問題。

英特爾技術(shù)開發(fā)副總裁Ben Sell表示，“英特爾正在積極推進(jìn)‘四年五個(gè)制程節(jié)點(diǎn)’計(jì)劃，并致力于在2030年實(shí)現(xiàn)在單個(gè)封裝中集成一萬億個(gè)晶體管，PowerVia對(duì)這兩大目標(biāo)而言都是重要里程碑。通過采用已試驗(yàn)性生產(chǎn)的制程節(jié)點(diǎn)及其測(cè)試芯片，英特爾降低了將背面供電用于先進(jìn)制程節(jié)點(diǎn)的風(fēng)險(xiǎn)，將背面供電技術(shù)推向市場(chǎng)。”

據(jù)悉，英特爾將PowerVia技術(shù)和晶體管的研發(fā)分開進(jìn)行，以確保PowerVia可以被妥善地用于Intel 20A和Intel 18A制程芯片的生產(chǎn)中。在與同樣將與Intel 20A制程節(jié)點(diǎn)一同推出的RibbonFET晶體管集成之前，PowerVia在其內(nèi)部測(cè)試節(jié)點(diǎn)上進(jìn)行了測(cè)試，以不斷調(diào)試并確保其功能良好。英特爾方面稱，經(jīng)在測(cè)試芯片上采用并測(cè)試PowerVia，證實(shí)了這項(xiàng)技術(shù)確實(shí)能顯著提高芯片的使用效率，單元利用率（cell utilization）超過90%，并有助于實(shí)現(xiàn)晶體管的大幅微縮，讓芯片設(shè)計(jì)公司能夠提升產(chǎn)品性能和能效。