那……能玩《孤島危機(jī)》嗎？

現(xiàn)場(chǎng)可編程門陣列（FPGA）的靈活性優(yōu)勢(shì)，使其成為智能網(wǎng)卡、電信網(wǎng)絡(luò)甚至是模擬復(fù)古游戲機(jī)等多種應(yīng)用場(chǎng)景下的理想選項(xiàng)。

然而，AMD本周二推出的最新Versal FPGA（收購自賽靈思）可不止能模擬30年前的微處理器。這些成果希望能在芯片制造之前，對(duì)其進(jìn)行全面的仿真、測(cè)試和調(diào)試。

眾所周知，芯片的流片制造成本極其高昂，一旦事后發(fā)現(xiàn)設(shè)計(jì)缺陷則更加致命。AMD Versal系列高級(jí)產(chǎn)品線經(jīng)理Rob Bauer在采訪中表示，在新FPGA的幫助下，芯片設(shè)計(jì)人員可以“在芯片流片之前創(chuàng)建數(shù)字孿生，或者為計(jì)劃推出的ASIC/SoC制作數(shù)字版本。他們可以提前驗(yàn)證，在設(shè)計(jì)周期之內(nèi)提早嘗試軟件開發(fā)等。”

根據(jù)Bauer的解釋，隨著半導(dǎo)體行業(yè)向著2.5D和3D小芯片架構(gòu)等先進(jìn)封裝技術(shù)的過渡，芯片制造商面臨的驗(yàn)證壓力只會(huì)越來越大。“如今的芯片設(shè)計(jì)師不再僅僅為單一芯片做驗(yàn)證和軟件開發(fā)，而是要為基于大量小芯片的多晶粒器件做驗(yàn)證和軟件開發(fā)。”

AMD打造的Versal Premium VP1902正是為此而生。這款大芯片的尺寸約為77 x 77毫米，擁有1850萬個(gè)邏輯單元（是即將推出的VU19P的兩倍）以及用于控制面操作的專用Arm核心，外加用于協(xié)助調(diào)試的板載網(wǎng)絡(luò)。

其思路就是將計(jì)算和網(wǎng)絡(luò)功能全部納入進(jìn)來，減少I/O、調(diào)試或控制面所占用的FPGA邏輯單元，將節(jié)約出來的單元更多用于模擬ASIC或SoC。

除了將柵極密度加倍之外，AMD表示這款FPGA還將提供2倍的傳輸帶寬，借此在芯片仿真過程中帶來更高的有效云速率。與此同時(shí)，該芯片還采用最新的小芯片架構(gòu)，具體分為4個(gè)FPGA塊。Bauer表示這將有助于減少數(shù)據(jù)在芯片內(nèi)移動(dòng)時(shí)的延遲和擁塞。

雖然這一切看似令人印象深刻，但接觸過芯片仿真的朋友都清楚，與在本機(jī)硬件上直接運(yùn)行相比，仿真環(huán)境往往效率極低、緩慢且昂貴。AMD的FPGA新構(gòu)想也無法解決這個(gè)問題。

首先，對(duì)包含數(shù)十億個(gè)晶體管的現(xiàn)代SoC進(jìn)行仿真是個(gè)極耗資源的過程。Bauer表示，根據(jù)芯片的具體尺寸和復(fù)雜性，可能需要跨多個(gè)機(jī)架將數(shù)十甚至幾百個(gè)FPGA連接起來。即使如此，與實(shí)體芯片的時(shí)鐘速率相比，仿真系統(tǒng)的性能仍會(huì)受到嚴(yán)重限制。

根據(jù)AMD的介紹，只需24個(gè)FPGA即可模擬10億個(gè)邏輯門；而且在橫向擴(kuò)展之后，最多能夠以超過50 MHz的時(shí)鐘速率支持多達(dá)600億個(gè)邏輯門。

Bauer指出，有效時(shí)鐘速率最終將取決于所涉及的FPGA數(shù)量。“假如用戶的IP能在單一VP1902內(nèi)實(shí)現(xiàn)，那么性能表現(xiàn)也會(huì)更好。”

雖然AMD這款最新FPGA主要面向芯片制造商，但該公司表示本產(chǎn)品也非常適合固件開發(fā)與測(cè)試、IP塊和子系統(tǒng)原型設(shè)計(jì)、外設(shè)驗(yàn)證以及其他各種測(cè)試用例。

在兼容性方面，AMD公司表示這款新芯片將與他們之前的FPGA采用相同的底層VIvado ML軟件開發(fā)套件。AMD還與Cadence、西門子和Synopsys等領(lǐng)先電子設(shè)計(jì)自動(dòng)化（EDA）廠商保持合作，增加對(duì)該芯片其他高級(jí)功能的支持。

AMD的VP1902預(yù)計(jì)將在今年第三季度起向客戶提供樣品，并于2024年初正式投放市場(chǎng)。

如果您有微控制器/單片機(jī)采購需求歡迎隨時(shí)聯(lián)系我司。